Cómo funcionan HBM3 y HBM4: diferencias, rendimiento, costos y perspectivas futuras

La memoria de alto ancho de banda (HBM) es una arquitectura DRAM especializada apilada en 3D diseñada para superar el "muro de la memoria"—el cuello de botella donde las velocidades de movimiento de datos no logran seguir el ritmo del crecimiento exponencial de la potencia de cómputo de los procesadores. Al apilar verticalmente los dados de memoria y conectarlos mediante Through-Silicon Vias (TSV) e interfaces ultra anchas, HBM permite un enorme rendimiento de datos en un formato compacto y eficiente en energía.

Cómo funcionan HBM3 y HBM4

HBM3 utiliza una interfaz de 1024 bits y 16 canales, ofreciendo un ancho de banda de aproximadamente 819 GB/s por pila. Sirve como base para el entrenamiento de IA y la computación de alto rendimiento (HPC). HBM4, por otro lado, duplica el ancho de la interfaz a 2048 bits y aumenta el número de canales a 32. Este cambio arquitectónico permite un ancho de banda y una capacidad significativamente mayores sin requerir aumentos agresivos en las velocidades de reloj. Además, HBM4 utiliza una nueva arquitectura de dado lógico base que mejora la eficiencia energética y la gestión térmica.

Diferencias clave entre HBM3, HBM3E y HBM4

Rendimiento y velocidad

HBM4 ofrece un aumento significativo del ancho de banda—de aproximadamente 1,2 TB/s en HBM3E a más de 2 TB/s, con picos de hasta 3,3 TB/s. Este incremento se logra mediante la interfaz más ancha y más canales, sin necesidad de aumentos drásticos en la velocidad del reloj. HBM4 no es compatible con versiones anteriores de los controladores HBM3/HBM3E, lo que requiere nuevos controladores de memoria y diseños PHY.

Proyección futura

HBM3E es actualmente el estándar de la industria, alimentando aceleradores de IA emblemáticos como el H200 y Blackwell de NVIDIA. La producción en masa de HBM4 comenzó a principios de 2026 y será fundamental para la arquitectura Rubin de próxima generación de NVIDIA. Se espera HBM4E en 2026–2027, y la hoja de ruta a largo plazo apunta a anchos de banda de sistema de 64 TB/s para finales de la década para soportar modelos de IA cada vez más complejos.

Costos

HBM es significativamente más caro que la DRAM estándar (por ejemplo, DDR5) debido a la complejidad del apilamiento 3D y el empaquetado avanzado. HBM3 cuesta alrededor de $200 por pila de 24 GB, HBM3E cuesta unos $300 por pila de 36 GB, y se proyecta que HBM4 cueste alrededor de $500 por pila de 48 GB. La memoria puede representar entre el 30 y el 40 % del costo total de fabricación de un acelerador de IA, lo que la convierte en un factor principal del aumento de precios de las GPU.

Principales actores

El mercado de HBM está muy concentrado: SK Hynix (líder del mercado con una participación del 50–62 %, fuerte asociación con NVIDIA), Samsung Electronics (aprovechando la fabricación de semiconductores a gran escala) y Micron Technology (expandiendo agresivamente la capacidad). Juntos controlan más del 95 % de la producción mundial.

Conclusión

HBM4 representa un gran salto arquitectónico, aumentando significativamente el rendimiento de los sistemas de IA. Los costos más altos y la falta de compatibilidad con versiones anteriores son desafíos, pero las ganancias en ancho de banda y capacidad son críticas para los modelos de IA de próxima generación. Los tres principales actores continúan impulsando la innovación.